

课 题：数码寄存器

教学目的：让学生掌握时序逻辑电路的分析方法

教学重点：寄存器的分析方法

教学难点：寄存器的工作原理

教学方法：讲授法

教学时间：2 课时

教学过程：

一、复习引入：

复习 D 触发器的逻辑功能。

二、新授：

1、D 触发器的基本知识：

① D 触发器的工作原理复习

② 用波形法来分析 D 触发器的工作过程

A、找到电路工作的有效点，看控制信号是上跳变有效还是下跳变有效。


B、找到输出与输入的对应关系。输出的现在等于 D 端的次态。

最好用波形法来说明，用二种不同情况加以说明，一个是 D 与 CP 信号不是同时跳变的情况，一种是 D 与 CP 同时跳变的情况，这样有利于学生能够认清 D 触发器的工作情况。用步进法来推动学生的思考积极性，让学生自己总结知识结论，采用推断性的方式来教学，使学生易于接受。]


2、由 D 触发器来分析数码寄存器

分析书上 P230 图 12-2 图的模式与 D 触发器的联系

下图是由 D 触发器组成的四位数码寄存器。



分析电路的工作波形：



3、总结出电路的功能：

CP 脉冲	D3、D2、D1、D0	Q3、Q2、Q1、Q0
0	1011	0000
1	1111	1011
2	0000	1111
3	1011	0000
4	1111	1011
5	1111	1111
6	0110	1111

7	0000	0110
8	1111	0000
9	0101	1111
10	0001	0101
11	0000	0001

输出端的信号是上一次输入端的情况。就是把数码进行了寄存器。

数码寄存器:在数字系统中,常要把二进数码 0 和 1 暂时存放起来.能存放数码的电路称为数码寄存器.

种类:

1.双拍接收方式:所谓双拍就是两步.因此,双拍接收方式是两步完成接收数码过程.

2.单拍接收方式:所谓单拍,就是一步.因此,单拍接收方式是一步完成接收数码过程.

(一)双拍接收方式

四位双拍数码寄存器如图:

- 1.是由四个基本 RS 触发器和四控制门(“与非”门)组成.
- 2.四个触发器由高向低依次排列为 F4F3F2F1.
- 3.四位数码由高向低依次排列为 D4D3D2D1.
- 4.每个触发器和复位端 R 连接起来,接”0”负脉冲,其目的是送数前,使个触发器清 零,即置”0”状态.
- 5.触发器的各置位端 S 受各控制门输出端的控制.
- 6.输入数码经控制门存在各触发器的输出端

小结:

该堂课的目的主要在于培养学生的分析电路的能力,注重于方法的讲解,有利于以后进行教学,将方法系统化有助于学生较好的掌握知识。

作业：

- 1、画出数码寄存器的电路图
- 2、用波形法分析出电路的工作过程。

课外作业：

- 1、复习数码寄存器
- 2、预习移位寄存器的内容
- 3、在下列网址查找相关内容，扩充知识面，有利于培养学生的学习兴趣。

<http://www.xdzg.net/dianzi/6/%CA%FD%C2%EB%BC%C4%B4%E6%C6%F7.htm>

<http://www.jselec.net/elecindex>

http://sunrise-autotech.com/chip_51/yuanjian/bandaoti/23/23-1.htmhtml

http://eelab.sjtu.edu.cn/kejian/diangong/netpages/d22_2_1.htm#1

课 题：移位寄存器

教学目的：让学生掌握时序逻辑电路的分析方法

教学重点：寄存器的分析方法

教学难点：寄存器的工作原理

教学方法：讲授法

教学时间：2 课时

教学过程：

一、复习引入：

复习 D 触发器的逻辑功能。

二、新授：

(一) 种类：

分为单向数码移位寄存器：左移寄存器和右移寄存器

双向移位寄存器：寄存器的数码即能向左移动，又能向右移动

工作方式：移位寄存器按数码输入和输出方式分为四种工作方式：

串行输入---串行输出. 串行输入--并行输出, 并行输入---串行输出,

并行输入--并行输出.

四位单向移位寄存器 74LS195 和双向移位寄存器 74LS194


1、移位的概念

在数字系统中，常常要将寄存器中的数码按时钟的节拍向左移或右移一位或多位，能实现这种移位功能的寄存就称为**移位寄存器**。移位寄存器是数字装置中大量应用的一种逻辑部件，例如在计算机中，进行二制数的乘法和除法都可由移位操作结合加法操作来完成。

移位寄存器的每一位也是由触发器组成的，但由于它需要有移位功能，所以每位触发器的输出端与下一位触发器的数据输入端相连接，所有触发器公用一个时钟脉冲，使它们同步工作。一般规定右移是向高位移，左移是向低位移，而不管看上去的方向如何。例如一个移位寄存器中的数码是

	高位			低位
原数据	1	0	0	1
右移: 串出 1 ←	0	0	1	X ← 串入
原数据	1	0	0	1
左移: 串入 → X	1	0	0	0 → 1 串出

在移位的过程中，移出方向端口处触发器的数据将移出寄存器，称为串行输出，简称串出；在寄存器另一端口的触发器将有数据 X 移入寄存器，称为串行输入，简称串入。如果连续来几个时钟脉冲，寄存器中的数据就会从串行输出端一个一个送出，于是可以将寄存器中的数据取出，同时有新的数据从串入端一个一个进入寄存器。从寄存器中取出数据还有另一种方式，前面已经提过，就是从每位触发器的输出端引出，这种输出方式称并行输出，简称并出，同理送入数据有并入的方式，见图 23-1-1。



CP	串行输入	寄存器状态				串行输出
		Q ₀	Q ₁	Q ₂	Q ₃	
0		0	0	0	0	0
1	1	1	0	0	0	0
2	1	1	1	0	0	0
3	0	0	1	1	0	0
4	1	1	0	1	1	1
5	0	0	1	0	1	1
6	0	0	0	1	0	0
7	0	0	0	0	1	1
8	0	0	0	0	0	0

2、双向移位寄存器

下面介绍几种移位寄存器电路，一般移位寄存器在应用中，需要有左移、右移、保持和并行输入数据等多种功能。。图 23-1-2 是一个双向移位寄存器，它可实现右移、左移、并入、并出、串入和串出等操作，即能右移又能左移，故称双向移位寄存器。

3、 74LS194 型通用多功能移位寄存器

74LS194 的逻辑图符号见图 10-1-3，这是一种具有并行输出、并行输入、左移、右移、保持等多种功能的移位寄存器。逻辑符号中的 SRG4(Shift Register 4) 是四位移位寄存器的缩写。

74LS194 的功能表见表 10-1， 国标逻辑符号见图 23-1-3。下面结合

74LS194 的功能表和逻辑符号来说明该电路的逻辑功能。

表 23-1 CT74LS194 功能表

功能	输				入				输 出					
	CR	S ₁	S ₀	CP	S _{SL}	S _{SR}	A	B	C	D	Q _A	Q _B	Q _C	Q _D
清除	L	x	x	x	x	x	x	x	x	x	L	L	L	L
送数	H	H	H	┐	x	x	A	B	C	D	A	B	C	D
右移	H	L	H	┐	x	H	x	x	x	x	H	Q _A	Q _B	Q _C
右移	H	L	H	┐	x	L	x	x	x	x	L	Q _A	Q _B	Q _C
左移	H	H	L	┐	H	x	x	x	x	x	Q _A	Q _C	Q _D	H
左移	H	H	L	┐	L	x	x	x	x	x	Q _A	Q _C	Q _D	L

小结:

该堂课的主要任务是用波形法分析出移位寄存器的功能，教学中要多让学生利用已有的步骤来分析，不要让学生看到有太多的新内容。能够让学生在复习中学习，轻松的掌握新内容。

作业:

- 1、画出左移寄存器的电路图
- 2、分析出左移寄存器的工作原理。

课外作业：

- 1、复习移位寄存器的工作过程
- 2、预习计数器的工作原理。

课 题：异步二进制加法计数器

教学目的：让学生掌握加法计数器的分析方法

教学重点：加法计数器的分析方法

教学难点：加法计数器的工作原理

教学方法：讲授法

教学时间：2 课时

教学过程：

一、复习引入：


复习 JK 触发器的逻辑功能。

二、新授：

(一)、异步三位二进制加法计数器

1、电路组成：由三个无空翻的 T 型触发器逐级串联组成的异步三位二进制加法

器(也可以由无空翻的 JK 型触发器构成., 书上 J 与 K 同时接 1 就是说 J=K 也就是 T 触发器)



2、结构特点：


(1) 每个触发器为 T 型,且带直接复位端.

(2) 异步工作方式.因为输入计数脉冲只送至触发器最低位 F_1 的 CP_1 端 ,因

此,各触发器的改变与计数输入脉冲不同步.

(3) 输出信号取自各 Q 端,即 Q_2 、 Q_1 、 Q_0 .

3、 工作原理见波形图



(1)、 \overline{CR} 端来低电平时,计数器被清“0”, 电路状态为 $Q_2 Q_1 Q_0=000$

(2)、随着输入计数脉冲个数的增加,计数器输出端 $Q_2 Q_1 Q_0$ 的读数从 000 至 111 顺序递增,相当于十进制数字从 0 至 7 依次递增,所以为加法计数器.

(3)、第 8 个计数脉冲输入后,计数器的状态回到 000,这表示了一个循环,以后 每输入 8 个脉冲,计数器的状态循环一次.

三位二进制加法计数器的计数顺序如表 6.2.1 所示.

4、 计数与分频.

(1) 从波形图可以看出,每经过一级触发器,脉冲的频率就减少一半,因此, 计数器也称为分频电路或分频器.

(2)、对于一级触发器 F_1 ,每两个计数脉冲作用后, F_1 复“0”,同时, 输出一个进位脉冲信号, 所以, F_1 能记录 $2^1 = 2$ 个脉冲.从波形图看出,每 2 个 CP 产生一个 Q_1 波形, Q_1 信号信号频率是 CP 信号频率的 $1/2$,即除 2,故将一级(位)二进制计数器又称为 2 分频电路,也称除 2 电路.

(3)、对于二级触发器,每四个计数脉冲 CP,使电路复原一次,并有并且输出一个进位脉冲信号,所以两级能记录 $2^2 = 4$ 个计数脉冲.从波形力看出,每 4 个 CP 产生一个 Q_2 波形, Q_2 信号的频率是 CP 频率的 $1/4$,即除 4,故将二级二进制计数器又称 4 分频器.

(4)、 以此类推,若计数电路由 N 个触发器组成,那么,可记录 2^n 个计数脉冲, 输出进位脉冲的频率是输入计数脉冲频率的 $1/2^n$, 又称为 2^n 分频电路

5、 异步三位二进制加法计数器状态表:

输入 CP 脉冲序号	计 数 器 状 态		
	Q_1	Q_2	Q_3
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1
8	0	0	0

练习: 把波形图擦掉后再请学生上台画, 以检查学生对波形做法掌握的程度

小结: 计数器波形图的正确做法

课 题：异步二进制减法计数器

教学目的：让学生掌握减法计数器的分析方法

教学重点：减法计数器的分析方法

教学难点：减法计数器的工作原理

教学方法：讲授法


教学时间：2 课时

教学过程：

一、复习引入：

(一) 减法计数器

1、电路：



2、 计数原理


(1)、假设计数器初始状态 $Q_2 Q_1 Q_0=000$ ，在第一个 CP 到来后,计数器状态为 111,也就是第一个计数脉冲 CP 到来之后计数器状态.

(2)、每来一个 CP, F_1 翻转一次.

(3)、每来一个 Q_1 , F_2 翻转一次.

(4)、每来一个 Q_2 , F_3 翻转一次.

2、波形图; (由加法计数器的波形推出减法计数器的波形就简单了,) 找到各自的 CP 脉冲的来历, 关键就再于如何找到 CP 控制信号了。



小结:

该堂课的主要目的是利于已学加法计数器知识推出减法计数器的工作过程, 掌握计数器的作用以及会正确做出工作波形。找到加法计数器与减法计数器的联系与区别。

作业:

分析出减法计数器的工作过程。

课 题：同步二进制计数器

教学目的：让学生掌握计数器的分析方法

教学重点：计数器的分析方法

教学难点：计数器的工作原理

教学方法：讲授法

教学时间：2 课时

教学过程：


一、复习引入：

复习异步计数器的工作过程。

二、新授：

1、电路形式：

电路如图所示。每个触发器的状态转换均与输入脉冲同步，因此计数速度较快。




2、工作原理：

在计数脉冲输入时，各触发器在 J 、 K 都为 0 时，输出状态不变； J 、 K 都为 1 时，每输入一个脉冲，输出状态改变一次。因此，得到各触发器的逻辑关系如表 13.3.1。

表 13.3.1 三位同步二进制加法计数器的逻辑关系

触发器序号	触发器翻转条件	J 、 K 端逻辑关系式
FF ₀	每输入一次脉冲翻转一次	$J_0 = K_0 = 1$
FF ₁	$Q_0 = 1$	$J_1 = K_1 = Q_0$
FF ₂	$Q_0 = Q_1 = 1$	$J_2 = K_2 = Q_0 Q_1$

3、工作原理(见波形图): 与异步二进制计数器一样



4、总结:

5、集成二进制计数器简介

主要是突出讲解如何应用,在实际中有哪些应用。并引导学生如何查找资料,扩宽学生的知识面,提高学生的自学能力。以 74LS293 和 74LS193 为例来进行讲解。并能了解一些常用的电路分析符号。

小结:

该堂课主要是讲同步计数器的构成,了解与异步计数器的区别,掌握电路的分析方法,并能了解实际二进制计数器的使用。

作业：

- 1、画出同步二进制计数器电路
- 2、分析出电路的工作原理

课 题：十制计数器

教学目的：让学生掌握计数器的分析方法

教学重点：计数器的分析方法

教学难点：计数器的工作原理

教学方法：讲授法

教学时间：2 课时

教学过程：

一、复习引入：


复习同步器的工作过程。

二、新授：

因为一位十进制数可以用四位二进制数表示,所以,一位十进制计数器是由四位二进制计数器改造而成的.故称二---十进制计数器,简称 BCD 计数器.

由于 BCD 编码种类较多,所以 BCD 计数器形式也较多,但常用的是 8421BCD 编码形式的计数器,有同步工作方式的也有异步工作方式的,它们把四位二进制计数器的十六种组合按 8421 编码,自动跳过六个无用的状态,完成逢十进一的计数规律.

(一) 结构特点：



- 1、由四个具有直接复位(R_d)功能的主从 JK 触发器串联而成.
- 2、异步工作方式.只有 F_1 与计数输入脉冲 CP 同步,其余各触发器的计数输入脉冲,都来自相邻低一位的进位信号,因此,各触发器状态更新不同步,称为异步工作方式.

3、输出信号与进位信号都取自各触发器原 Q 端.

4、 F_1 和 F_3 为 T'型

$$F_2 \text{ 的 } K_2=1, J_2=\overline{Q_4}$$

$$F_4 \text{ 的 } K_4=1, J_4=Q_2Q_3$$

(二)、工作原理-----计数过程

1、 R_D 端的清 0 负脉冲的到来后,各触发器被强迫置"0",计数器状态由初始 1010 (假设)变为 0000,为开始计数做好准备.

2、CP 从 1 顺序增加到 7,计数器的计数过程与异步二进制加法计数器的过程完全相同.因此,计数器的状态从 0001---0111 顺序递增.这主要是 F_4 一直保持清 0 后的"0"状态, $Q_4=0, \overline{Q_4}=1$, 而 $J_2=\overline{Q_4}=1$, 一直没有改变,可见,在此期间 F_2 同 F_3 均为 T'型

3、从波形图中可以看出:

(1)、每一个 CP , F_1 翻一次

(2)、每一个 Q_1 , F_2 翻一次.

(3)、每一个 Q_2 , F_3 翻一次.而 F_4 状态不变的原因, 有两个:

其一,计数器状态从 0000---0101 变化过程中, Q_2 和 Q_3 中至少有一个为 0, 至使 $F_4=Q_3 Q_2=0$ 不变,所以, F_4 保持置"0"不变化.


其二,计数器状态从 0110---01111 变化过程中,虽然 Q_2 和 Q_3 都为 1,使 $J_4=1$, 但由于不具备 CP₄ 到来的条件,即 Q_1 到来条件,这一点从波形图中看得比较清楚.当第 8 个脉冲 到来时, Q_1 才有 产生,才能使 F_4 由"0"状态翻转为"1"状态,计数器状态为 1000

(4)、第 9 个 CP 到来后: F_1 由"0"变成"1", Q_1 有 产生,对 F_2 和 F_4 不起作用, F_2 和 F_4 状态不变, F_3 因 F_2 状态不变,也不改变.计数器状态为 1001.

4、第 10 个 CP 到来后: F_1 由"1"翻成"0"状态, Q_1 产生 , $Q_1=0$, F_2 因 F_4 为"1"状态, $\overline{Q_4}=0$ 反送给 $J_2=0$, 使 F_2 为"0"状态不能改变, 则 $Q_2=0$, F_3 因 F_2 状态没变, F_3 也不变, 则 $Q_3=0$, F_4 :因 $J_4=Q_3Q_2=0$, $K_4=1$, Q_1 条件具备, 所以 F_4 置"0", 则 $Q_4=0$, 同时 Q_4 产生一个进位信号, 送高一位十进制计数单元.计数器状态还原为 0000,为下一计数过程做准备.

可见,计数过程自动跳过 1010--1111 六个状态,实现 8421BCD 编码计数过程.

(三) 工作波形:



CP 脉冲的顺序	Q ₃	Q ₂	Q ₁	Q ₀	Q ₃
0	0	0	0	0	0
1	0	0	0	1	0
2	0	0	1	0	0
3	0	0	1	1	0
4	0	1	0	0	0
5	0	1	0	1	0
6	0	1	1	0	0
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	1

10	0	0	0	0	0
11					
12					
13					
14					
15					
16					
17					
权	2^3	2^2	2^1	2^0	进位

总结出数字表格得到结论：该电路能完成十进制的计数功能。

小结：

该堂课通过对十进制计数器的介绍，让学生掌握了计数器的应用，提高了学生的应用能力，也能够提高学生的学习积极性。并要求学生做一些能做的课外小制作。以巩固所学知识。

作业：

- 1、画出十进制计数器的电路图。
- 2、分析出十进制计数器的工作原理。